Abstract:

A conversão de sinais analógicos numa forma digital constitui desde há muito uma importante área de investigação. Os conversores analógico-digitais (A/D), inicialmente implementados de uma forma discreta ou híbrida, são hoje realizados num único circuito integrado. Vários tipos de conversores foram surgindo ao longo dos anos como reflexo da própria evolução verificada nas tecnologias de integração. O baixo custo, a grande velocidade e a possibilidade de integração das interfaces analógicas com circuitos de processamento de sinal possíveis com a tecnologia CMOS actual, tornam esta tecnologia preferível relativamente a outras há muito estabelecidas, como a bipolar. A realização em CMOS de conversores analógico-digitais de elevada resolução ou elevada taxa de conversão, sobretudo através de técnicas que permitam obter um maior desempenho, tem constituído um importante desafio à investigação. Os conversores de integração, caracterizados pela sua simplicidade e elevada resolução, são um dos primeiros tipos de conversores A/D conhecidos. Nestes conversores, o sinal de entrada é convertido num intervalo de tempo que é posteriormente medido por contagem do número de impulsos de relógio que cabem nesse intervalo. Limitações tecnológicas impõem um limite máximo para a frequência desse relógio o que torna este tipo de conversor demasiado lento e de aplicação muito limitada. Trata-se de um caso onde a possibilidade de adopção de novas técnicas, a ser possível, permite expandir a sua gama de aplicação. Nesta tese é feita uma revisão das arquitecturas e forma de implementação dos conversores A/D de integração; são também introduzidas algumas técnicas que permitem uma diminuição significativa do seu tempo de conversão, sem prejuízo das suas características de elevada linearidade e resolução. Estas técnicas baseiam-se na interpolação do sinal de relógio utilizando uma cadeia de atrasos realimentada por forma a manter o sincronismo com um sinal de referência. O tempo de conversão mantém-se igual a 2n unidades de contagem, com n o número de bits do conversor, mas em que esta unidade é agora da ordem do nanosegundo, correspondendo a um relógio efectivo da ordem do gigahertz. A concretização de um sistema de conversão A/D de integração de alta velocidade em tecnologia CMOS permite demonstrar a viabilidade prática do tipo de técnicas propostas. O conversor implementado pode ser utilizado em circuitos de telecomunicações na gama das audio-frequências, embora o seu limite de aplicação seja para frequências de amostragem significativamente superiores às que esta aplicação exige. Conversion of analog signals into digital form has been an important research area for a long time. Analog-to-digital (A/D) converters started out by being implemented in discrete or hybrid form and are now implemented as monolithic integrated circuits. Over time, several types of A/D converters were developed, thus reflecting the evolution of the integration technologies themselves. Low cost, high speed and the possibility of integrating analog front ends with signal processing, all made possible by recent CMOS technologies, have rendered this technology much preferable with respected to other well-known forms of implementation, namely bipolar. A major challenge to the designer has been, in recent years, the attainment, in CMOS, of high-speed and/or high resolution A/D converters. One of the firs1 A/D converters was the integrating-type, whose main features are simplicity and high resolution. In this kind of converter, the input signal is first converted into a time interval, the latter being then measured, usually by counting the number of clock periods contained in it. Technological limitations set an upper limit for the clock frequency, which in turn seriously limits the speed of this type of converters, and thus its range of applications. This is a situation where there is room for improvement through the use of novel circuit techniques. This thesis presents a review of the architectures and implementation forms of integrating A/D converters, and introduces some techniques through which the speed of this type of converter can be significantly improved, while maintaining the desirable characteristics of high linearity and resolution. These techniques are based on clock interpolation using a delay-locked loop in order to maintain synchronism with a reference signal. The conversion time is still 2n counting intervals, where n is the number of the bits, but each counting interval becomes about 1 ns, thus leading to an effective clock speed of around 1 GHz. The implementation of a high-speed integrating A/D converter in CMOS demonstrates the practical feasibility of the proposed techniques. The implemented converter can be used in telecommunications circuits in the audio-frequency range, although its application range rather exceeds the requirements for this type of application.