^ "SEMI.ORG" (PDF) . Archivado (PDF) desde el original el 2015-09-24.

^ Maestre Caro, A .; Travaly, Y .; Maes, G .; Borghs, G .; Armini, S. (2011). "Habilitación de la conexión Cu-Cu en (Dual) damasquinado interconecta por deposición selectiva de dos moléculas SAM diferentes". Conferencia Internacional de Tecnología de Interconexión de IEEE 2011. págs. 1-3. doi:10.1109 / IITC.2011.5940263. ISBN 978-1-4577-0503-8 . S2CID 30235970.

^ "Copia archivada". Archivado desde el original el 2012-03-16 . , Desarrollador, Cobertizo. "Procesadores 3D, Stacking Core". 20 de septiembre de 2005.

^ "Copia archivada". Archivado desde el original el 2011-07-09 . Desarrollador, Cobertizo. "Procesadores 3D, Stacking Core". 20 de septiembre de 2005.

^ "Copia archivada". Archivado desde el original el 2010-04-24 . Xiangyu Dong y Yuan Xie, "Análisis de costos a nivel de sistema y exploración del diseño para circuitos integrados 3D", Proc. de la Conferencia de Automatización del Diseño de Asia y el Pacífico Sur, 2009,

^ "Copia archivada". Archivado desde el original el 2010-10-31 . Diseño electrónico 02 de julio de 2010 "La tecnología 3D IC ofrece el paquete completo"Diseño electrónico 02 de julio de 2010

^ "Copia archivada". Archivado desde el original el 2008-02-12 . Future Fab Intl. Volumen 23, 2007 James J-Q Lu, Ken Rose y Susan Vitkavage "Integración 3D: ¿Por qué, qué, quién, cuándo?"Future Fab Intl. Volumen 23, 2007

^ "Copia archivada" (PDF) . Archivado (PDF) desde el original el 2010-06-12 . Laboratorio de sistemas informáticos de la Universidad de Stanford, 2006 William J. Dally, "Direcciones futuras para redes de interconexión en chip" página 17,Laboratorio de sistemas informáticos de la Universidad de Stanford, 2006

^ "Copia archivada". Archivado desde el original el 2012-09-30 . Johnson, R. Colin. "Pilas de chips 3-D estandarizadas". 10 de julio de 2008.

^ "Copia archivada" (PDF) . Archivado (PDF) desde el original el 2008-09-07 . Tezzaron Semiconductor, 2008 "3D-IC y seguridad de circuitos integrados"Tezzaron Semiconductor, 2008

^ Dong Hyuk Woo, Nak Hee Seong, Dean L. Lewis y Hsien-Hsin S. Lee. "Una arquitectura de memoria apilada en 3D optimizada mediante la explotación de un ancho de banda TSV excesivo y de alta densidad". En Actas del 16º Simposio internacional sobre arquitectura informática de alto rendimiento, págs. 429–440, Bangalore, India, enero de 2010.

^ "Predicción del rendimiento de una pila de chips de memoria de procesador 3D" Jacob, P., McDonald, J.F. et al. Diseño y prueba de computadoras, IEEE Volumen 22, Número 6, noviembre-diciembre. 2005 Página (s): 540–547

^ "The Cost of 3D ICs". 2015-01-09. Archivado from the original on 2015-01-09 . A. Palesko, The Cost of 3D ICs, 3D InCites Knowledge Portal, January 9, 2015

a B Hsien-Hsin S. Lee and Krishnendu Chakrabarty, "Test challenges for 3D integrated circuits", IEEE Design and Test of Computers, Special issue on 3D IC Design and Test, vol. 26, no. 5, pp. 26–35, Sep/Oct 2009

a B C D D. H. Kim, S. Mukhopadhyay, S. K. Lim, "Through-silicon-via aware interconnect prediction and optimization for 3D stacked ICs", in Proc. de Int. Workshop Sys.-Level Interconn. Pred., 2009, pp. 85–92.

a B S. Borkar, "3D integration for energy efficient system design", in Proc. Design Autom. Conf., 2011, pp. 214–219.

^ S. Garg, D. Marculescu, "3D-GCP: An analytical model for the impact of process variations on the critical path delay distribution of 3D ICs", in Proc. En t. Symp. Quality Electron. Des., 2009, pp. 147–155

^ L. K. Scheffer, "CAD implications of new interconnect technologies", in Proc. Design Autom. Conf., 2007, pp. 576–581.

^ Kawamura, S.; Sasaki, Nobuo; Iwai, T.; Nakano, M.; Takagi, M. (October 1983). "Three-dimensional CMOS IC's Fabricated by using beam recrystallization". IEEE Electron Device Letters. 4 (10): 366–368. Bibcode:1983IEDL....4..366K. doi:10.1109/EDL.1983.25766. ISSN 0741-3106. S2CID 35184408.

^ Kawamura, S.; Sasaki, N.; Iwai, T.; Mukai, R.; Nakano, M.; Takagi, M. (December 1983). "3-Dimensional SOI/CMOS IC's fabricated by beam recrystallization". 1983 International Electron Devices Meeting: 364–367. doi:10.1109/IEDM.1983.190517. S2CID 11689645.

^ Akasaka, Yoichi; Nishimura, T. (December 1986). "Concept and basic technologies for 3-D IC structure". 1986 International Electron Devices Meeting: 488–491. doi:10.1109/IEDM.1986.191227. S2CID 10393330.

^ Nishimura, T.; Inoue, Yasuo; Sugahara, K.; Kusunoki, S.; Kumamoto, T.; Nakagawa, S.; Nakaya, M.; Horiba, Yasutaka; Akasaka, Yoichi (December 1987). "Three dimensional IC for high performance image signal processor". 1987 International Electron Devices Meeting: 111–114. doi:10.1109/IEDM.1987.191362. S2CID 12936958.

^ Hayashi, Yoshihiro; Kunio, T.; Oyama, K.; Morimoto, M. (December 1989). "Three dimensional ICs, having four stacked active device layers". International Technical Digest on Electron Devices Meeting: 837–840. doi:10.1109/IEDM.1989.74183. S2CID 113995937.

^ Yamazaki, K.; Itoh, Y .; Wada, A.; Morimoto, K .; Tomita, Y. (December 1990). "4-layer 3-D IC technologies for parallel signal processing". International Technical Digest on Electron Devices: 599–602. doi:10.1109/IEDM.1990.237127. S2CID 114856400.

^ Hayashi, Yoshihiro; Wada, S .; Kajiyana, K.; Oyama, K.; Koh, R.; Takahashi, S.; Kunio, T. (1990). "Fabrication of three-dimensional IC using 'cumulatively bonded IC' (CUBIC) technology". Digest of Technical Papers.1990 Symposium on VLSI Technology: 95–96. doi:10.1109/VLSIT.1990.111025. S2CID 27465273.

^ Takahashi, Kenji; Tanida, Kazumasa (2011). "Vertical Interconnection by ASET". Handbook of 3D Integration, Volume 1: Technology and Applications of 3D Integrated Circuits. John Wiley & Sons. pag. 339. ISBN 9783527623068 .

^ Savastionk, S.; Siniaguine, O.; Korczynski, E. (2000). "Thru-silicon vias for 3D WLP". Proceedings International Symposium on Advanced Packaging Materials Processes, Properties and Interfaces (Cat. No.00TH8507): 206–207. doi:10.1109/ISAPM.2000.869271. ISBN 0-930815-59-9 . S2CID 110397071.

^ Banerjee, Kaustav; Souri, Shukri J.; Kapur, Pawan; Saraswat, Krishna C. (2001). "3-D ICs: a novel chip design for improving deep-submicrometer interconnect performance and systems-on-chip integration". Actas del IEEE. 89 (5): 602–633. doi:10.1109/5.929647. ISSN 0018-9219.

^ Ramm, P.; Bollmann, D.; Braun, R.; Buchner, R.; Cao-Minh, U.; et al. (Noviembre de 1997). "Three dimensional metallization for vertically integrated circuits". Microelectronic Engineering. 37-38: 39–47. doi:10.1016/S0167-9317(97)00092-0. S2CID 22232571.

^ MEGABYTE. Kleiner, S.A. Kuehn, P. Ramm, W. Weber, IEEE Transactions on Components, Packaging, and Manufacturing Technology - Part B, Vol. 19, No. 4 (1996)

^ B. Black, D. Nelson, C. Webb, and N. Samra, "3D Processing Technology and Its Impact on iA32 Microprocessors", in Proc. de Int. Conf. on Computer Design, pp. 316–318, 2004.